

Prova scritta di Fondamenti di Elettronica

16 luglio 2018 parte digitale


Nome:Cognome:Matricola:

Punti Assegnati:/...../...../...../ =

Sia $V_{DD}=2V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO} [V]$	0.5	-0.5
$\beta' [\mu A/V^2]$	300	150
$\gamma [V^{1/2}]$	0	0
$\lambda [V^{-1}]$	0	0
$L_{MIN} [\mu m]$	0.2	0.2
$C_{OX} [fF/\mu m^2]$	20	20
$C_{GSO} [fF/\mu m]$	0.5	0.5

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale. Si trascuri il *self-loading*.



Con riferimento al circuito in figura, dove $C_L=100fF$:

- 1) (6 punti) si determini funzione logica implementata e si indichi il tipo di famiglia logica;
- 2) (8 punti) assumendo che tutti i transistori abbiano dimensionamento $S_{n,p}=1$ eccetto i pMOS nel pull-up del 2° stadio, si dimensionino questi ultimi (S_x in figura) per minimizzare il tempo di valutazione di caso peggiore;
- 3) (6 punti) si calcoli il ritardo di valutazione per ogni configurazione degli ingressi;
- 4) (4 punti) si calcolino il tempo di pre-carica del primo stadio e di pre-scarica del secondo;
- 5) (6 punti) si determini la potenza dinamica dissipata dalla porta quando lavora ad una frequenza di clock di 200MHz assumendo ingressi incorrelati con probabilità al 50% di essere a '1'.